作为最新的自动化的点胶机未来肯定会代替许多的人工,那么电子产品在点胶规划与工艺中有什么需求考虑的问题呢?
点胶的有效运用需要许多的要素,包含产品规划问题,来习惯点胶工艺和产品需求。跟着电路的密度添加和产品方式要素的消除,电子工业已呈现许许多多的新办法,将芯片级(chip-level)的规划更严密地与板级(board-level)安装结合在一起。在某种程度上,比如倒装芯片(flip chip)和芯片级包装(csp, chip scale package)等技能的呈现事实上现已含糊了半导体芯片(semiconduct die)、芯片包装办法与印刷电路板(pcb)安装级工艺之间的传统划分界线。尽管这些新的高密度的芯片级安装技能的优势是非常重要的,但是跟着更小的尺度使得元件、衔接和包装对物理和温度的应力更敏感,挑选最好的技能制作和到达接连可靠的出产作用变得越来越困难。
改进可靠性的要害技能之一就是在芯片与基板之间填充资料,以协助涣散来自温度改变和物理冲击所发生的应力。不幸的是,还没有明晰的指引来阐明什么时侯应运用点胶和怎样最好地选用点胶办法满意特别的出产要求。本文将讨论有关这些问题的一些最近的主意。
为什么点胶?考虑运用底部灌充密封胶的开始的主意是要削减硅芯片(silicon die)与其贴附的下面基板之间的整体温度胀大特性不匹配所形成的冲击。对传统的芯片包装,这些应力一般被引线的天然柔性所吸收。但是,关于直接附着办法,如锡球阵列,焊锡点自身代表结构内的最薄缺点,因而最容易发生应力失效。不幸的是,它们也是最要害的,因为在任何衔接点上的失效都将消灭电路的功用。经过严密地附着于芯片,焊锡球和基板,填充的资料涣散来自温度胀大系数(cte, coefficient of thermal expansion)不匹配和对整个芯片区域的机械冲击所发生的应力点胶的第二个好处是避免潮湿和其它方式的污染。负面上,点胶的运用添加了制作运转的本钱,并使返修困难。因为这一点,许多制作商在回流之后、点胶之前进行快速的功用测验。
决议何时点胶 因为存在不下五十种不同的csp规划1,加上很多的变量与触及衔接规划的操作条件,所以很难供给一个切当的规矩决议何时运用点胶。但是,在规划pcb时有许多要害要素应该考虑进去。一些重要要素包含: 芯片与基板之间温度胀大系数(cte)的不同。硅的cte为2.4 ppm;典型的pcb资料的cte为16 ppm。陶瓷资料可以按匹配的cte来规划,但95%的矾土陶瓷的cte为6.3 ppm。点胶在根据pcb的包装上需求较大,尽管在陶瓷基板上也显现点胶后的可靠性添加。一个代替办法是运用刺进结构的基板,如高cte的陶瓷或柔性资料,作为芯片与主基板之间的吸振资料,它可减轻pcb与硅芯片之间的cte不同。 芯片(die)尺度。一般,芯片面积越大,应力诱发的问题越多。例如,一项研讨标明,当芯片尺度由6.4添加到9.5mm时,衔接所能忍耐的从-40 ~ 125deg;c的温度周期的数量由1500次削减到900次2。 锡球尺度与布局在点胶评价上扮演重要人物,因为较大的球尺度,如那些csp一般选用的300mu;的直径,更结实、可比那些倒装芯片(flip chip)所选用的75mu;直径更好地饱尝应力。假定csp与倒装芯片的一个两元焊接点的相对剪切应力是类似的,那么csp焊接点所饱尝的应力大约为倒装芯片的四分之一。因而,csp的规划者以为焊锡球结构自身可以经得起基板与芯片温度胀大所发生的机械应力。后来的研讨2显现点胶(underfill)为csp供给很高的可靠性优势,特别在便携式运用中。在布局问题上,一些规划者发现,添加芯片角上焊盘的尺度可添加应力阻抗,但这个作法并不总是有用或不足以到达可靠性方针。体系pcb厚度。经验显现较厚的pcb刚性更好,比较薄的板反抗更大的冲击形成的曲折力。例如,一项剖析证明,将fr-4基板的厚度从0.6mm添加到1.6mm,可将循环失效(cycles-to-failure)实验的次数从600次提高到900次3。不幸的是,关于今日超细元件(ultra-small device),添加基板厚度总是不现实的。事实上,每添加一倍的基板厚度提高大约两倍的可靠性改进,但芯片尺度添加一倍形成四倍的降级4。 运用环境。在最后剖析中,最重要的要素一般要添加所期望的产品生命力。例如,对手携设备(手机、扩机等)的标准遍及认同的就是,在-40 ~ 125deg;c的温度循环1000次和从水泥地上高出一米坠落20~30次之后仍可运用正常功用。对温度循环的研讨现已显现点胶的运用可供给-40 ~ 125deg;c的温度循环次数添加四倍,有些点胶后的安装在多达2000次循环后还不失效5。当权衡那些暴露在越来越恶劣的环境中的设备现场失效(即退货、诺言损失等)本钱时,许多制作商正积极地转向把底部点胶作为一个可靠性的稳妥方针。